在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5299|回复: 5

[求助] setup time 和hold time的约束应该设置多大?

[复制链接]
发表于 2014-6-26 15:02:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大神,在做DC综合的时候,setup time 和hold time的约束条件应该设置为多大,有什么标准吗??
发表于 2014-6-27 09:12:28 | 显示全部楼层
回复 1# archertake


     这两个值在标准单元做好之后就是确定的,不用你自己设置。我猜你是要问输入输出延迟怎么设置,这个是根据提供给你的设计规范得到。没有的话按经验值,输入输出延迟一般设置为周期的50%至70%。
 楼主| 发表于 2014-6-27 16:41:06 | 显示全部楼层
回复 2# trippa

我其实是想问set_clock_uncertainty -setup set_clock_uncertainty -hold  
这两个值应该设置多少。有没有什么参考。谢谢啦
发表于 2014-6-28 09:36:57 | 显示全部楼层
回复 3# archertake


   setup=clock Jitter+Skew  hold=Skew.时钟抖动一般从设计规范里得到,这个值应该是时钟产生电路(如锁相环)进行仿真确定。skew为pr中CTS的目标偏差值,可以比目标值稍微大一点留给skew一定空间。假设像0.18um工艺:setup=0.2+0.3 hold=0.3.你可以在论坛上找找涛哥的帖子看一下。
 楼主| 发表于 2014-6-28 16:38:25 | 显示全部楼层
回复 4# trippa


   谢谢啦
发表于 2014-6-28 17:22:19 | 显示全部楼层
回复 5# archertake


   客气
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:31 , Processed in 0.018749 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表