总有人喜欢用多子少子解释guard ring

荣耀3C

回复 3# ygyg100


    “更主要的是NWELL阻挡了载流子的路径，使大部分载流子不能跑到其他地方去，对于P衬底工艺主要是阻挡了多子空穴和能量小的少子电子，能量大的电子进入nwell被泄放了”，你的意思是pn结被反向击穿了，有电流通过了？

gaojun927

回复 1# fuyibin

你这个理解对nwell有本质的问题。反偏的pn结有很强的少子收集能力，而不仅仅是一个高阻。这个在半导体物理里和晶体管原理里都有体现。反偏pn结之所以电流很小，不是电压不够，而是载流子不够，所以如果附近有载流子，会被电场马上拉过去，起到很强的伪收集级作用。

fuyibin

回复 12# gaojun927

少子多了反偏pn结就有电流了？

ygyg100

回复  ygyg100


    “更主要的是NWELL阻挡了载流子的路径，使大部分载流子不能跑到其他地方去，对于P ...
荣耀3C 发表于 2014-6-19 14:33

                               
登录/注册后可看大图

   一般所说的“PN被击穿”是一种宏观现象了，就是PN结某点电场强度太大导致齐纳或雪崩击穿。但是在微观上，半导体中时时处处有电子和空穴被激发出来、被复合，而且电子不停地做运动，有热运动，有因为电场的漂移运动，也有浓度梯度造成的扩散运动。其中总有一些电子或空穴的能量达到或超过PN结的势垒从而可以穿过耗尽区，或者到达PN结边缘时能量不足以穿过，但是会被PN结反偏的强电场拉过耗尽区。然而这些电子或空穴的数量是很有限的，不足以形成宏观上观察到的击穿的电流。

   这还牵涉到对“噪声”的理解。我觉得噪声在本质上一是正常电流通路以外的载流子闯进来了，二是正常电流通路中的载流子跑出去了，三是载流子没有按照预设的方向流动。guardring的作用就是从这三个方面来考虑，广义的guardring并不只是指模块和模块之间的guardring，器件和器件之间的其实也是，比如每个PMOS旁边的ntap和NMOS旁边的ptap都是起到了guardring的作用，防止latch up在本质上也就是防止噪声。

fuyibin

回复 14# ygyg100

如果你坚持用多子少子解释guard ring，那实际当中画多宽的guard ring就够了？
画好了guard ring能够达到多少dB的isolation？比如说我要实现40dB的隔离，那么应该怎么画guard ring?
是不是画layout全凭经验或者感觉，或者完全取决于今天的心情或天气......

ygyg100

回复  ygyg100

如果你坚持用多子少子解释guard ring，那实际当中画多宽的guard ring就够了？
画好了gu ...
fuyibin 发表于 2014-6-19 15:35

                               
登录/注册后可看大图

   我说了，只是看问题的角度不同，多子少子不过是在物理层面上理解，如果理论正确，不管从哪个角度解释都没错。实际中当然还是要依靠电路理论去计算了，否则我还要把I=Q/t重新定义一下......。

gaojun927

回复 13# fuyibin

那么你认为bipolar的bc结反偏，c级电流是怎么出现的？

fuyibin

回复  fuyibin

那么你认为bipolar的bc结反偏，c级电流是怎么出现的？
gaojun927 发表于 2014-6-19 15:54

                               
登录/注册后可看大图

没有be结正偏，能冲破反向pn结势垒？
那你画条guard ring，算个隔离度试试，画多少算是够了？

fuyibin

回复 16# ygyg100

用多子少子是没法算清楚guard ring的隔离作用的，赶紧抛弃这种陈旧的观念吧
用电阻模型很容易就可以估算出guard ring 的隔离效果啦
只需要在layout 上量一下距离就差不多啦

ygyg100

gaojun927:  不要再纠缠了，这个帖子到此为止。