在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: JoyShockley

[原创] 图形化Verilog编程,大家怎么看?

[复制链接]
发表于 2014-6-20 16:55:41 | 显示全部楼层
不可能火起来的,想想为什么都是各种语言代替传统的方式。
发表于 2014-6-22 11:41:25 | 显示全部楼层
回复 1# JoyShockley


    个人觉得,用HDL描述之前你就该有一个电路的实现方法了,所以图形化与否其实没有太多意义吧。所谓HDL,是描述,而非设计。心中有电路了,用图形用文字其实没有什么区别吧。
发表于 2014-6-22 23:44:47 | 显示全部楼层
感觉这是设计大系统时用的,而且模块得由工程师来自己定制,小系统还用不着这样
发表于 2014-11-10 16:11:25 | 显示全部楼层
感觉mentor graphics的图形输入方法从方法论上讲没有创新,不会比RTL实现法有更便利之处,相反MATLAB simulink从算法仿真到代码实现到是不错的方法。
发表于 2018-11-28 10:38:11 | 显示全部楼层
学习中。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 05:26 , Processed in 0.020203 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表