在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2864|回复: 2

[求助] RISC CPU 仿真图 怎样分析啊

[复制链接]
发表于 2014-6-13 16:26:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这是我得出的仿真图   怎样分析出一下结果:
1.        RISC工作每执行一条指令需要八个时钟周期。RISC的复位和启动通过rst控制,rst高电平有效。Rst为低时,第一个fetch到达时CPU开始工作从Rom的000处开始读取指令,前三个周期用于读指令。
在对总线进行读取操作时,第3.5个周期处,存储器或端口地址就输出到地址总线上,第4--6个时钟周期,读信号rd有效,读取数据到总线,逻辑运算。第7个时钟周期,rd无效,第7.5个时钟地址输出PC地址,为下一个指令做好准备  
对总线写操作时,在第3.5个时钟周期处,建立写的地址,第4个时钟周期输出数据,第5个时钟周期输出写信号。至第6个时钟结束,第7.5时钟地址输出PC地址,为下一个指令周期做好准备。
test1.JPG
发表于 2014-6-13 17:21:12 | 显示全部楼层
回复 1# kittyhy123456


    讲的乱七八糟,先看看体系结构吧~
发表于 2014-6-13 22:14:24 | 显示全部楼层
建议先看基础性的东西,理解了原理,再看实现就简单多了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:47 , Processed in 0.022910 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表