设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 数模混合电路的可测性设计
返回列表 发新帖
查看: 1412|回复: 0

[求助] 数模混合电路的可测性设计

[复制链接]
snowzx
发表于 2014-6-13 10:03:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
设计是数模混合电路,针对数字部分产生了ATPG，但是数字电路有些输出只送到了模拟电路，而非顶层port，如输出out1、out2、out3、out4，out1、out2从顶层port输出，而out3、out4只输出到模拟电路，没有相应的顶层port，那么ATE测试的时候无法监测内部的out3，out4，请问有什么方法能解决这个问题？多谢啦
ATE, ATPG, DFT

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:03 , Processed in 0.013456 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表