clock gating

juniorm · 发表于 2014-6-10 21:26:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我在insert dft时，将所有clock gating的TEST接到了scan_enable上，但ATPG coverage比较低，发现clock gating cell的TEST/EN这些pin的 fault类型都是AU.
请问怎样可以使clock gating cell的pin都可测，提高coverage?
希望高手帮忙解答，感谢！

eleven61525157 · 发表于 2014-6-11 10:18:22

回复 1# juniorm

RTL代码中调用的gating cell的TE端有些也要用scan_enable串

juniorm · 发表于 2014-6-11 10:36:43

回复 2# eleven61525157

你说的TE应该就是clock gating的TEST pin吧？我现在design中所有的TEST都已经接到的了scan_enable上了

hnulht789 · 发表于 2014-6-11 12:39:57

clock gating cell 的test pin 连接shift_enable 最好，在capture时需要gate clock

juniorm · 发表于 2014-6-11 21:03:59

回复 4# hnulht789 我所说的scan_enable，是当scan_enable为0时，capture mode
scan_enable为1，shift mode
请问你说的shift_enable信号是否也是一样的？

andywang3791 · 发表于 2020-7-22 09:41:58

hnulht789 发表于 2014-6-11 12:39
clock gating cell 的test pin 连接shift_enable 最好，在capture时需要gate clock

请问在capture时gate住了，capture clock怎么出来？

夏尔 · 发表于 2020-7-22 11:12:08

:lol:lol:lol

账号		自动登录	找回密码
密码			注册

[求助] clock gating

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /3