SDRAM相移问题

14730497 · 发表于 2014-6-4 17:01:46

您需要登录才可以下载或查看，没有账号？注册

x

这段时间做FPGA，深受SDRAM相位角计算的痛苦，在论坛提问后幸得特权同学的指引，拜读了<SDRAM时钟相移估算>一文，连接如下：http://blog.ednchina.com/ilove314/955999/message.aspx

读后，有几点小疑问没有悟透，还望各位前辈指点一二：

文中图5、图6（即后面所使用的tCO(max), tCO(min)）两个参数是如何得来的？（注：我使用的是Quartus II 11.0）

14730497 · 发表于 2014-6-4 17:38:37

自己顶一下，希望路过的大神帮忙解答

Timme · 发表于 2014-6-4 20:22:08

最佳做法不是相移，而是用PLL/DCM做Deskew，即：通过PLL/DCM的Feedback使内核时钟和外部Pin上的时钟相位一致。

14730497 · 发表于 2014-6-4 23:26:11

回复 3# Timme

你说的是xilinx系列？

Timme · 发表于 2014-6-4 23:33:53

回复 Timme

你说的是xilinx系列？
14730497 发表于 2014-6-4 23:26

登录/注册后可看大图

Altera也可以用，有PLL就可以。

zhaowenzhe · 发表于 2014-6-5 10:23:08

只会使用自带SDRAM控制器的飘过。。。

wgej1987 · 发表于 2014-6-5 14:38:31

找找STA相关的知识，无非就是为了满足setup hold，tco是寄存器固有的属性cp to output的延迟信息，通俗点就是clk有效沿来到数据输出的时间

[求助] SDRAM相移问题