在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1923|回复: 4

[求助] 关于FPGA模块相互影响的问题

[复制链接]
发表于 2014-6-3 11:14:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我自己写了一个模块A,输出信号给另一个模块B,会影响B模块的信号输出。但是用以前的一个模块C输出给B模块,没有影响。是不是我设计的模块的功耗过大影响了B模块?实在觉得奇怪,两个相互独立的模块在FPGA里怎么会相互影响?求大神帮忙啊,实在无助了……
 楼主| 发表于 2014-6-3 11:16:20 | 显示全部楼层
另外,我设计的模块A跟模块C实现的功能等等一切相同……唯一是我这个模块的功耗感觉较大。有没有可能一个模块功耗大影响另一模块?
发表于 2014-6-3 21:47:44 | 显示全部楼层
具体是怎么影响的?
发表于 2014-6-3 22:30:17 | 显示全部楼层
首先还是应看看是不是逻辑的问题吧,资源占用会引起这些问题吗?
发表于 2014-6-5 16:21:31 | 显示全部楼层
功耗大就是大,为什么大,感觉大这个不太好把,FPGA很少关心功耗把。实现的功能一样你怎么保证的?做过形式验证?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:38 , Processed in 0.024105 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表