设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求助：DE2 EP2C35F672C6配置ALTPLL出问题
返回列表 发新帖
查看: 2149|回复: 0

[求助] 求助：DE2 EP2C35F672C6配置ALTPLL出问题

[复制链接]
SuperLee
发表于 2014-5-29 10:22:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x

各位大神，您们好，本人初学FPGA，在配置PLL后，利用Signal Tap II 进行硬件仿真时，出现问题（如截图1），网上搜索了一下，好像是因为未破解完全，想请大家帮帮忙，有没有能破解PLL的lisence文件，截图2是具体电路图，请路过的大神顺便帮忙解决，再下感激不尽，谢谢！！！

电路图

电路图

signal Tap

signal Tap

fpga

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 22:36 , Processed in 0.018711 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表