在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7669|回复: 2

[求助] 关于create_generated_clock中的-add

[复制链接]
发表于 2014-5-24 13:55:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在DC中,create_generated_clock -name clk1 -master_clock clk0 -divide_by 2,这里没有加-add项,为什么生成的sdc文件里的这条语句有-add 这个属性?我看了create_generated_clock的说明,只有生成多时钟才需要加啊?


说明:我这个clk1实际情况应该是clk0 的2分频或3分频的,由另一引脚控制的。为了简单约束,我就选取较快的时钟进行约束了。有问题吗?
发表于 2014-5-24 14:17:13 | 显示全部楼层
指定了master clock , 理应加上add ,DC的约束是不会理会这个的,但是PT会检查这个,没有不行,可能是为了让PT能读吧
 楼主| 发表于 2014-5-24 18:28:12 | 显示全部楼层
回复 2# overdriver


   哦哦,谢谢!
我还想问下,为什么我的 clk0 的 latency 传不到后面的 generated_clk 上?难道一定要加set_propagated_clock这句才行?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:38 , Processed in 0.016649 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表