在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6544|回复: 14

[求助] Candence中占空比可调方波

[复制链接]
发表于 2014-5-16 15:13:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 lsp22 于 2014-5-16 15:18 编辑

请问在Candence Analoglib中是否有占空比可调的方波信号源?谢谢

即该输入信号怎么产生

即该输入信号怎么产生
即该信号波形怎么产生?
发表于 2014-5-16 16:29:45 | 显示全部楼层
估计没有,自己用电路办法,或者数模混合
发表于 2015-9-24 15:26:32 | 显示全部楼层
用数模混合的方法,很容易做到。
发表于 2016-5-2 20:13:55 | 显示全部楼层
多谢分享~~~
发表于 2021-12-4 11:13:31 | 显示全部楼层
同问
发表于 2021-12-28 17:24:20 | 显示全部楼层
如果是仿真要用的话,可以用Vpulse,设置脉宽“pulse width”是高电平的持续时间。
发表于 2022-3-1 17:04:42 | 显示全部楼层
可以用Verilog-A写一下,我之前写过,如果你需要可以找我要代码。
发表于 2022-3-4 08:43:45 | 显示全部楼层
用一个三角波,比较器与ref来实现
发表于 2022-3-28 11:28:07 | 显示全部楼层


萧sin_sang 发表于 2022-3-1 17:04
可以用Verilog-A写一下,我之前写过,如果你需要可以找我要代码。


大佬可以提供一下吗?

发表于 2022-3-29 12:08:50 | 显示全部楼层


林SAM_ 发表于 2022-3-28 11:28
大佬可以提供一下吗?


// VerilogA for osc, veriloga

`include "constants.vams"
`include "disciplines.vams"

module i_pulse(in,out);
input in  ;
output out ;
electrical in  , out ;
parameter real period = 1n from (0:inf) ;
parameter real ref = 40u from (0:inf) ;//
integer x ;
real y ;
real n=0;
real N=10;

analog begin
   if(V(in) < ref) begin
     x = -1;  end
   else begin
        x = 1 ;
   end
  @(cross(x,1)) begin
  n=n+1;
  if(n>N) begin
  N=N+1
  n=0;
   if(y==0) y= -80u;
   else if(y==-80u) y=0;
   end
  end

I(out) <+ transition(y, 0, 1p, 1p) ;

end
endmodule
你可以参考一下

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 09:49 , Processed in 0.030000 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表