求助：DC综合check-timing的报告，synch_enable.next_state等信息，如何查找问题点

niuer19861985

Dear:
用DC综合ip，check-timing时，报告 no constrained end-point for max delay,下面几个点，如何查找问题点，求助：

u_afe_vpn_core/..../cvbs_mu12_reg_0_/next_state
u_afe_vpn_core/..../cvbs_mu12_reg_1_/next_state
u_afe_vpn_core/..../cvbs_mu12_reg_2_/next_state
...
u_afe_vpn_core/..../blank_cycles_reg_0_/synch_enable
u_afe_vpn_core/..../blank_cycles_reg_1_/synch_enable
....
u_afe_vpn_core/..../blank_cycles_reg_14_/synch_enable


对应的RTL为：
always@(posedge clk or nedgede resetn)
begin
   if(!resetn)
               cvbs_mu12 <= #D 25'h0;
    else if(!module_en)
                cvbs_mu12 <= #D cvbs_mu12;
     else
                cvbs_mu12 <= #D cvbs_dif1_scl*coeff1_d2;
end

always@(posedge clk or nedgede resetn)
begin
   if(!resetn)
               blank_cycles <= #D 15'h0;
    else if(de||(!digital_en && !video_mode))
                blank_cycles  <= #D 15'h0;
     else
                blank_cycles  <= #D blank_cycles  +1;
end




问题：
next_state和synch_enable，这种约束是否需要改正。
我分析了一下，cvbs_dif1_scl[2:0]固定为0（没有在上述RTL体现），所以cvbs_mu12_reg_0_/D为1‘b0（DC的netlist可以看到），是不是由于这个常数造成的呢，这种情况，DC不会优化掉这个reg吗？  
synch_enable：看到..._generic_netlist.v.gz中，对应的***SEQGEN***确实有synch_enable这个信号，该怎么样去找unconstrained的源头，找到问题点呢。

niuer19861985

大侠们，多多指教呀！

pyjaychang

我也遇到这个问题，应该就是没有loading的问题了。

iNostory

多多指教呀！

melinda_li

对这些信号做一个set_max_delay