在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: yic2000

[求助] 急急急急急急急急急,多阈值电压设计的时候在apr的时候drc错误肿么解决

[复制链接]
 楼主| 发表于 2014-4-30 10:33:59 | 显示全部楼层
求助啊啊啊啊
发表于 2014-4-30 10:35:10 | 显示全部楼层
我说的是icc命令,

edi 不太清楚怎办, 要techlef 里面写好LVT /HVt implant min spacing/min width要求把,
setPlaceMode -honorImplantSpacing  true
setFillerMode -doDRC true -core { 所有hvt,lvt filler全写上) ,
发表于 2014-4-30 14:48:23 | 显示全部楼层
回复 10# yic2000


    好像不用filler1就没有问题了吧,好像EDI 有个checkFiller -reportGap 的命令
 楼主| 发表于 2014-4-30 18:10:37 | 显示全部楼层
求助啊啊啊啊啊
发表于 2014-5-4 09:18:05 | 显示全部楼层
smic0.13我做过好多项目,同时用过hvt rvt  lvt,做完pr后做drc没有你说的这些问题
发表于 2014-5-7 17:27:04 | 显示全部楼层
只是MVP、MVN这两层layer的间距错的话应该是假错,可以咨询下Foundry。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 11:21 , Processed in 0.016695 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表