后防。窄脉冲经过一个与门输出一直为低。。

matlinsas · 发表于 2014-4-29 14:35:31

您需要登录才可以下载或查看，没有账号？注册

x

一个窄脉冲，经过一个与门（clock-gate cell）后，输出一直为低。。在sdf中这个与门的延时比较大。（因为要驱动好几个register。。）
有什么办法呢？
加sdf，后仿真。。。

matlinsas · 发表于 2014-4-29 18:27:21

顶！！！！！！！！！！！！！！！！！！！！！

sjtusonic · 发表于 2014-4-29 19:43:01

回复 1# matlinsas

增大与门的驱动，增大窄脉冲宽度

jiazhuliang · 发表于 2014-5-1 07:41:07

减少与门的路径延迟差,最好是信号延对其,这样窄脉冲有可能过去,窄脉冲不能少于与门的最小死区时间,最有效的方法是扩大信号的宽度.

[求助] 后防。窄脉冲经过一个与门输出一直为低。。