在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9952|回复: 19

[求助] 二阶sigma delta ADC modulator低频噪声大的问题

[复制链接]
发表于 2014-4-28 20:31:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 asu2011 于 2014-4-28 20:40 编辑

在做一个二阶2bit的sigma delta ADC, CIFB结构,matlab建模的snr可以达到85dB左右,在cadence里面用理想放大器构成的积分器,理想的DAC,还有ladder flash ADC,bandwidth=200KHz,osr=80,fs=32MHz,fin=101*fs/2^14,coherent sampling,但是cadence里面最后moudulator的输出导入matlab计算snr。

1 如图,第一张图和第二张图,可以明显的看到在接近dc的那几个bin的noise明显很大,导致最后算出的snr很小,去掉那几个bin可以得到snr达到70多dB。我想问的是有什么原因导致的低频下的噪声很大呢?我之前看过一些帖子,也没整明白,说的是有可能是积分器里面的gain bandwidth和slew rate的问题还有dac反馈的问题,我都试了,还是没能解决掉。

IMG_0768.JPG IMG_0769.JPG

2 图3,从fft分析的频谱来看,明显的存在着频谱泄露的情况,这又是什么原因呢?(采样点事严格按照coherent samping来选取的),有哪些因素可以导致频谱泄露呢?放大器的非线性?我的放大器是verilog——a代码写的,怎么来改善它的线性度呢?

IMG_0771.JPG
IMG_0766.JPG


最后一个图是和matlab建模输出的fft的比较。
困扰了好久,谢谢大家,踊跃讨论!
 楼主| 发表于 2014-4-28 21:42:52 | 显示全部楼层
顶一下 等大神
发表于 2014-4-29 09:15:11 | 显示全部楼层
低频不用算SNR,那是offset不用管它。
发表于 2014-4-29 11:27:26 | 显示全部楼层
回复 2# asu2011


   低频的是直流offset,可以不管它。看你电路仿真的频谱,噪声明显偏大。你可以把除了你怀疑的以外全部换成理想模型再试试,排查一下
 楼主| 发表于 2014-4-29 20:33:58 | 显示全部楼层
回复 3# kuohsi


    谢谢回复 搞定了 把那个直流分量去掉了 是应该吧modulator的输出从0 1换成-1 1就行了
 楼主| 发表于 2014-4-29 20:36:29 | 显示全部楼层
回复 4# longqingshan


    现在已经把dc 去掉了,snr也还可以,因为我这个采样里面fin差不多等于bandwidth,带外的噪声大就不影响了,但是我发现频谱中存在奇数次谐波,这个应该怎么排查呢?我这是连续时间adc 积分器用理想的dac理想的,非线性是不是在quantizer里面引入的呢? 谢谢回复
发表于 2014-4-30 09:54:22 | 显示全部楼层
把仿真步长设短一点
发表于 2014-5-3 10:46:23 | 显示全部楼层
gain bandwidth和slew rate对谐波的影响较大
 楼主| 发表于 2014-5-3 13:54:32 | 显示全部楼层
回复 7# hardmany


    这个对什么有影响呢?
 楼主| 发表于 2014-5-3 13:55:23 | 显示全部楼层
回复 8# mixasic


    我的积分器 是verilog写的放大器 里面没有slew rate这个参数 bandwidth 改变了影响不是很大 谢谢回复
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:31 , Processed in 0.030909 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表