门控时钟的设计和问题请教

无乐不作 · 发表于 2014-4-26 09:50:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我的设计中存在时钟门控，本来的设计思路是如图所示，这些反相器和与门是在RTL cold中写的用assign语句实现的，

设计思路

综合的时候使用的命令是
create_clock。。。
set_dont_touch [get_clocks]
set_clock_gating_style
insert_clock_gating
compile
report_clock_gating
综合的结果如下图所示

综合结构

虽然功能是一样的，但是report_clock_gating结果显示，没有被gated register（0个gated register），
我想请问我这样做难道不是门控时钟吗

还有我将网表拿到EDI做PR，CTS的时候在EN端插入了一长串BUFFER，可气的是还是存在HOLD 违例，我想肯定是哪个地方没有设置对，请问我的hold 违例的问题可能出在哪里了呢？

无乐不作 · 发表于 2014-4-26 09:52:36

补充一句：
create_clock -period 6 [get_ports CP]
CP点作为时钟起点

无乐不作 · 发表于 2014-4-26 16:00:01

不要沉，自己顶吧

djhme · 发表于 2014-4-27 05:47:08

这部分电路可以直接写成gate，然后例化后，设置dont_touch

账号		自动登录	找回密码
密码			注册

[求助] 门控时钟的设计和问题请教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1