在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3499|回复: 1

[讨论] DC constraint report: 这样的结果可以进行下一步了吗?

[复制链接]
发表于 2014-4-24 10:58:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是否还需要修改或添加其他的约束?我现在做的这个是.13的,已经加了IOpad。很多设置都是凭感觉,望大家能给指点迷津。谢谢
****************************************
Report : constraint
Design : TOP_BIST
Version: H-2013.03-SP2
Date   : Thu Apr 24 10:47:40 2014
****************************************


                                                   Weighted
    Group (max_delay/setup)      Cost     Weight     Cost
    -----------------------------------------------------
    CLK_PLL                      0.00      1.00      0.00
    TC_CLKA                      0.00      1.00      0.00
    in2out                       0.00      1.00      0.00
    in2reg                       0.00      1.00      0.00
    reg2out                      0.00      1.00      0.00
    reg2reg                      0.00      1.00      0.00
    default                      0.00      1.00      0.00
    -----------------------------------------------------
    max_delay/setup                                  0.00

                              Total Neg  Critical
    Group (critical_range)      Slack    Endpoints   Cost
    -----------------------------------------------------
    CLK_PLL                      0.00         0      0.00
    TC_CLKA                      0.00         0      0.00
    in2out                       0.00         0      0.00
    in2reg                       0.00         0      0.00
    reg2out                      0.00         0      0.00
    reg2reg                      0.00         0      0.00
    default                      0.00         0      0.00
    -----------------------------------------------------
    critical_range                                   0.00

                                                   Weighted
    Group (min_delay/hold)       Cost     Weight     Cost
    -----------------------------------------------------
    CLK_PLL (no fix_hold)        0.00      1.00      0.00
    TC_CLKA (no fix_hold)        0.00      1.00      0.00
    in2out (no fix_hold)         0.00      1.00      0.00
    in2reg (no fix_hold)         0.00      1.00      0.00
    reg2out (no fix_hold)        0.00      1.00      0.00
    reg2reg (no fix_hold)        0.00      1.00      0.00
    default                      0.00      1.00      0.00
    -----------------------------------------------------
    min_delay/hold                                   0.00


    Constraint                                       Cost
    -----------------------------------------------------
    multiport_net                                    0.00 (MET)
    min_capacitance                                  0.00 (MET)
    max_transition                                 273.66 (VIOLATED)
    max_fanout                                    1244.00 (VIOLATED)
    max_capacitance                               1090.69 (VIOLATED)
    max_delay/setup                                  0.00 (MET)
    sequential_clock_pulse_width                     0.00 (MET)
    critical_range                                   0.00 (MET)
    max_area                                     1193850.88
                                                          (VIOLATED)
 楼主| 发表于 2014-4-24 12:28:10 | 显示全部楼层
自己顶。
坐等高手指教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:22 , Processed in 0.020928 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表