请教关于输入负电压管脚的ESD问题，多谢！

littlej · 发表于 2014-4-29 18:09:29

如下图，图中绿圈中的N-Well和P-Sub寄生diode D1一样会有漏电问题。
jiangbing1975 发表于 2014-4-29 15:39

登录/注册后可看大图

可以考虑只用对VSS的一侧LVTSCR保护。

jiangbing1975 · 发表于 2014-4-30 17:53:52

可以考虑只用对VSS的一侧LVTSCR保护。
littlej 发表于 2014-4-29 18:09

登录/注册后可看大图

PAD对VSS打负ESD的恐怕性能很差吧？

zgg · 发表于 2014-6-12 23:28:38

学习了

taohuachangkai · 发表于 2014-9-15 17:49:05

请问楼主最后怎么解决的？再请问，您栅上加电阻保护了吗？谢谢

Wanqing1988 · 发表于 2014-9-19 15:28:38

楼主，我们是-2.5V~+2.5V的应用，我反向串了4个diode到地，diode都是放在DNW里的，与衬底有隔离，实际效果是刚刚好过HBM 2kV，但实际应用的时候发现这个pin内部实际负电压可能到了3V以上，导致出现了latch up现象，后来我们又试过串5个diode进去，可以解决latch up的现象，但是到HBM只能过1200V了，现在也在烦恼像换一个新的架构，不知道楼主是怎么解决的，可不可以分享一下