在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9610|回复: 12

[求助] 新手求救~DC综合时加入如何加入pad~

[复制链接]
发表于 2014-4-17 16:59:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠好,小弟新手,在综合的前貌似需要在top层例化 pad,但是小弟在lib里貌似找不到合理的pad,我用的是smic13的库,不知道有没有大哥可以指点下,电源pad和信号pad在哪个文件里,要怎么根据lib里面的内容来判别是不是我需要的pad?
比如:
[zhuow@localhost /mnt/hgfs/share/smic13/Version1.0 ]$:ls

IO_01/  IO_02/  STD/  STDHT/


我进到IO_01里面找相关的lib,在IO_01里面有:
ApplicationNotes_IO_DesignKit.txt*  LEF/                            Symbol/    TLF/
Floorplan/                          ReleaseNotes_IO_DesignKit.txt*  Synopsys/  Verilog/


Floorplan/    Synopsys/    这2个文件夹下似乎都有 定义IO的文件,有什么区别呢?怎么选呢?
在Floorplan里面有个.V 文件,里面只是例化了module:
module PLBI16F (D, P, A, CONOF, NEN, PD, PEN, PU, SONOF);
    output D;
    inout P;
    input A;
    input CONOF;
    input NEN;
    input PD;
    input PEN;
    input PU;
    input SONOF;

在Synopsys文件夹下,比如打开这个文件:
smic13IO_01_line_ff.lib


里面 确实像是 LIB一样,有很多2维查找表,但是不知道哪些是可以用的PAD。

还有 ,为什么有些pad会有非常多的端口?  不是只有2个端口就可以了吗?  比如我例化了一个smic13IO_01_line_ff.lib里面感觉好像是pad的东西:

PLBI16F PAD_CLK ( .P(clk), .A(1'b0), .CONOF(1'b0), .NEN(1'b0), .PD(1'b0),
        .PEN(1'b0), .PU(1'b0), .SONOF(1'b0), .D(pad_clk) );

在综合后netlist里就出现了这个。


哪位大神可以指导一下啊~感激不尽~
 楼主| 发表于 2014-4-17 19:11:31 | 显示全部楼层
不要沉啊~自己顶了
发表于 2014-4-17 21:51:01 | 显示全部楼层
在 I/O文件夹里面找要用的PAD,关键是看工艺包的doc文件,里面说的很清楚,去看看吧
发表于 2014-8-6 15:58:42 | 显示全部楼层
回复 1# sweeteawz


    你解决了么  怎么弄得
发表于 2014-8-6 16:38:28 | 显示全部楼层
看文档,io的, 要看懂,否则怎么用都搞不清,

不会配置io 就选直接输入或输出的io, 不选双向io,
发表于 2014-11-28 11:01:43 | 显示全部楼层
回复 5# icfbicfb
版主 问个小问题啊,第一次做IO的东西(DC综合)

这个是之前师兄写的,其中关于IO端口例化的其中一段
PDIDGZ  PAD_CLK(.PAD(clk),.C(top_clk));
   PDIDGZ  PAD_RESET(.PAD(reset_n),.C(top_reset));
   PDIDGZ  PAD_IN_ENA(.PAD(in_ena),.C(top_in_ena));
   PDO02CDG  PAD_CARRY_ENA(.I(top_carry_ena),.PAD(carry_ena));
   PDO02CDG  PAD_CNT_0(.I(top_cnt[0]),.PAD(cnt[0]));
   PDO02CDG  PAD_CNT_1(.I(top_cnt[1]),.PAD(cnt[1]));
   PDO02CDG  PAD_CNT_2(.I(top_cnt[2]),.PAD(cnt[2]));
   PDO02CDG  PAD_CNT_3(.I(top_cnt[3]),.PAD(cnt[3]));

因为现在换库了,工艺库中的IO.v文件如何看呢

module PLOS8N (D, P, A, CONOF, PD, PU, SONOF, E3V);
        output D;
        inout  P;

  ....

module PLOS8F (D, P, A, CONOF, PD, PU, SONOF, E3V);
        output D;

...

都是这种的啦 想问下,我该怎么换呢
多谢啦

文档中也没什么东西,大概如下这些:

1.Recommend Operating Conditions
                                      typ     max      min
  core DC supply voltage(volt)        1.8v    1.98v    1.62v
  IO   DC supply voltage(volt)        3.3v    3.63v    2.97v
  Junction temperature(centigrade)    25      125      -40

2.Derating Factors
  The derating factors of VeriSilicon GSMC 0.18um IBG 1.8V/3.3V IO Cell Library given
  in document GSMC18-IO.pdf are for pre-layout estimation only.
发表于 2014-11-28 11:04:24 | 显示全部楼层
没空教你,慢慢研究吧,
发表于 2015-1-16 06:11:19 | 显示全部楼层
没空教你,慢慢研究吧,
发表于 2015-12-22 15:58:47 | 显示全部楼层
回复 7# icfbicfb


    版大,关于DC综合后pad的扇出很大 是671 而且每一个输入端都是。 请问这种问题该怎么处理呢

                               
登录/注册后可看大图
发表于 2016-3-27 13:03:27 | 显示全部楼层
回复 7# icfbicfb


    版主,请教一个问题,也是神对楼主的这个问题的,
我在做IO cell的综合时,我在我的TOP层实例化一个IO cell,我的这个IO cell的Lib内声明了2个Power pin,分别是VDD=1.2v,VCC=3.3v,GND,然后在综合的时候,check_design时,报出的错误是没有UPF data,请问,我是不是需要进行UPF设计?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:52 , Processed in 0.036256 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表