|

楼主 |
发表于 2014-3-28 10:32:48
|
显示全部楼层
本帖最后由 le_levi 于 2014-3-28 10:36 编辑
回复 9# motofatfat
感谢您的回答,我也是这么做的,可是run lvs就是提示cells not be identified,Nothing in layout!
我是这么设置的首先我在TF中定义了5层layer DUM,DUM1~DUM4。在LVS中添加对应的layer MAP,我想做m1和m1间的插值电容MCAPX1,上极板MTP1使用DUM1和M1识别,下级板MTN1使用DUM和M1识别,电容识别layer MTL:DUM1 AND DUM; m1m2叠加在一起与m1m2叠加在一起间的电容MCAPX102,上级MTP102:DUM1,DUM2和M1,M2 ,下级MTN102:M1 M2 DUM,简单编写如下:
1) MTP1=metal1 AND DUM1 ,MTN1=metal1 AND DUM,MTL1=DUM1 AND DUM
2)MTP102=(metal2 AND MTP1)DUM2 ,MTN1=metal2 AND MTN1,MTL102=MTL1 AND DUM2
DEVICE C(MCAP1)MTL1 MTP1(POS)MTN1(NEG)【1.0 0】
TRACE PROPERTY C(MCAP1) C C 0
DEVICE C(MCAP102)MTL102 MTP102(POS)MTN102(NEG)【2.0 0】
TRACE PROPERTY C(MCAP102) C C 0
【】其中的值时自己随便定的,暂时不考虑这个
谢谢指点! |
|