Hspice和Verilog-A仿真求教

ryan_uestc · 发表于 2014-3-25 20:35:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用Hspice调用Verilog-A程序仿真，程序来源都是Hspice自身带的例子，都是发现两个错误，这是什么原因啊，求知道的大神指教。。小弟新手

**error** call to epvaHDLcgen failed.
**error** (c:\users\ryan\desktop\tt\dac.sp:16) Definition of model/subckt "ideal_dac" is not found for the element "xdac". Please specify a defined model/subckt name.

amodaman · 发表于 2014-3-29 16:48:39

这不是很明显嘛，ideal_dac的VHDL模型没找到呗。

柠檬绿zjx · 发表于 2014-7-31 19:46:01

回复 1# ryan_uestc
楼主这个问题解决了吗？我也出现了这个问题，忘解答，谢谢

xinshuiren · 发表于 2014-8-10 00:55:29

这个，学习需诶

[求助] Hspice和Verilog-A仿真求教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1