在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1805|回复: 4

[求助] 关于使能信号的功耗问题

[复制链接]
发表于 2014-3-13 21:49:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
    一般来讲使用使能信号是为了降低功耗的,我的问题是一个寄存器赋值时使用了使能信号,在输入信号长时间不变时,关闭使能信号和打开使能信号的功耗有区别么?    如果有,那个低?
    还有就是,一段代码设计出来可能的造成的功耗是要这样考虑的么?
发表于 2014-3-13 22:24:30 | 显示全部楼层
综合为Clock Gating Enable时可以,ASIC和不太老的FPGA(如V5)都可以实现此功能。

这时不使能相当于关闭时钟。
 楼主| 发表于 2014-3-16 13:20:41 | 显示全部楼层
回复 2# Timme


   那这两种的功耗有区别么?
发表于 2014-3-16 17:36:12 | 显示全部楼层
回复 3# 江南绛珠子

有区别啊,楼上这个直接把clock给gating掉了,可以减少动态功耗啊。
发表于 2014-3-17 09:19:44 | 显示全部楼层
关于代码上考虑如何降低功耗,除了clock gating,还可以考虑共用资源,节约面积。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-26 14:50 , Processed in 0.022082 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表