假设ICC出来是网表是top.spi,标准单元库的网表是cell.cdl,我发现top.spi里面不会含有VNW,VPW这些端口,cell.cdl里每个SUBCKT都会有这两个端口,上面提到的2个办法我有试,都遇到问题:
方法一:把cell.cdl里面的VNW VPW改成VDD VPW,这样的问题是,我是多电源预设计,分别有VDD1 VDD2 VDD3的电源域会用到cell.cdl,所以不能直接在cell.cdl里面改。
方法二:top.spi里面global VNW VPW ,然后在top.spi s/VDD=VDD/VDD=VDD VNW=VDD
s/VSS=VSS/VSS=VSS VPW=VSS,但是有一些并不是cell SUBCKT 而是mudule的SUBCKT,这些要是也添加这两句,lvs会报多出2个pin,请问具体应该怎么做呢? |