怎么实现sealring和core隔离

igooo · 发表于 2014-3-6 17:54:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大侠，怎么实现sealring和chip core隔离？
比如用深阱把sealring和chip core 隔离，或者把sealring做到深阱里面？

或者用其他的方法来隔离？

如做过相关工作的还请指点下！谢谢

gnoc · 发表于 2014-3-7 12:24:08

这得看你的工艺啊，根据工艺分析。

igooo · 发表于 2014-3-7 17:13:53

RF工艺。或者标准coms 工艺。能做吗？还请指教！谢谢~！

igooo · 发表于 2014-3-10 14:26:28

要石沉大海了吗？

tuohong · 发表于 2014-3-10 15:15:25

你design rule叫你咋做你就咋做。

motofatfat · 发表于 2014-3-11 09:40:10

请问各位大侠，怎么实现sealring和chip core隔离？
看不太懂問題

確定是sealring嗎

igooo · 发表于 2014-3-11 11:55:20

就是假如说是bonding的时候一根bonding线跟sealring短接了对于整个chip也没有影响，所有要达到这个目的就一定要让sealring跟 chip core 隔离才好？

LDJK · 发表于 2014-3-11 15:55:20

就是假如说是bonding的时候一根bonding线跟sealring短接了对于整个chip也没有影响，所有要达到这个目的就 ...
igooo 发表于 2014-3-11 11:55

登录/注册后可看大图

楼主说的这种情况 bongding的人员付全部责任 sealring一般都接GND的嘛

igooo · 发表于 2014-3-14 09:11:05

回复 8# LDJK

是，一般是像你说的这样，但如果有特殊要求的话，还是特殊处理的。像上面提的要求的话，能简单的用DNW隔离吗？

gedy · 发表于 2014-3-14 10:33:01

以我的经验，一般隔离的话就是加阱环和衬底环，数量和宽度随要求调整。但是我做过的版图都没做过这方面的处理。如果有deep nwell这一层，chip core都会放在deep nwell里了，sealring是画在直接放在衬底上的，根据design rule要求，它们之间的距离也很可观了，基本也没什么相互干扰了吧？需要隔离吗？以前用过一次HHNEC的工艺，它要求IO和内部结构之间有个隔离结构，也就是加最小宽度是3um（印象中好像是哈）的两圈隔离环。其他我用过的工艺还真么见过类似的要求

[求助] 怎么实现sealring和core隔离

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2