在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5219|回复: 7

[求助] 两个不同电压的HVNW隔得较近是否会有ESD or latch-up问题

[复制链接]
发表于 2016-8-10 17:15:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位:有两个HVNW,HVNW1接5V电压,HVNW2接1.5V电压,两个HVNW间距2.5um(design rule定义min space为2.3um),中间插入了HV p-ring作隔离。这个模块是IO cell 里边的逻辑部分(仅仅是逻辑,不撑ESD的)。请问这种画法是否会存在ESD或者Latch-up的问题?
发表于 2016-8-11 10:04:04 | 显示全部楼层
latchup原因,还是离的远一点
发表于 2016-8-11 12:01:43 | 显示全部楼层
請問是幾V工藝
我覺得是沒問題的
 楼主| 发表于 2016-8-11 13:10:10 | 显示全部楼层
回复 3# frontier

5V
发表于 2016-8-11 20:34:11 | 显示全部楼层
你提到
"这个模块是IO cell 里边的逻辑部分(仅仅是逻辑,不撑ESD的)"
請問接5V的HVNW內有 P+嗎?
 楼主| 发表于 2016-8-12 08:42:21 | 显示全部楼层
本帖最后由 Snowy2016 于 2016-8-15 13:16 编辑

回复 5# frontier


   这两个HVPW里边都有PMOS。
不好意思,是“这两个HVNW里边都有PMOS
发表于 2016-8-15 16:32:25 | 显示全部楼层
中间有P+ guard ring,应该没什么问题。而且电压相差也不高
发表于 2018-10-11 17:07:18 | 显示全部楼层
回复 5# frontier

版主大大,人家回复你了说两个HVNW里面都有PMOS,您还没给答案呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:21 , Processed in 0.023889 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表