dc icc中如何dynamic break timing loop

zhouweiscut · 发表于 2014-3-6 15:36:03

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zhouweiscut 于 2014-3-6 17:11 编辑

在PT中可以设置dynamic break timing loop，不知道在DC和ICC中是否也有这样的功能，查了下UG都没有找到？如果没有的话那怎么可以实现跟PT类似的功能呢？

zhouweiscut · 发表于 2014-3-6 18:24:26

回复 1# zhouweiscut

整理了一下电路，大概就是像下面所示的结构，已知实际电路中A B C肯定是不会同时为1的，电路实际是不会有loop了，现在就是想让DC和ICC知道这个情况，不知道要怎么设置？？？

Timme · 发表于 2014-3-6 22:31:25

set_disable_timing

zhouweiscut · 发表于 2014-3-6 23:26:43

回复 3# Timme

简单的set_disable_timing不可以吧，因为这里面的每条路径（除了loop）其实都可能是valid path，断掉其中任意一个都会影响到实际路径的分析

Timme · 发表于 2014-3-6 23:28:17

回复 Timme

简单的set_disable_timing不可以吧，因为这里面的每条路径（除了loop）其实都可能是v ...
zhouweiscut 发表于 2014-3-6 23:26

登录/注册后可看大图

multi-mode + set_disable_timing / multi-mode + set_case_analysis

husthuige · 发表于 2014-4-12 10:32:41

回复 2# zhouweiscut

LZ,你好。请问你的问题解决了没有？?
你的这个 A,B,C三个信号最后都是怎么设置的啊？？

zhouweiscut · 发表于 2014-4-12 13:11:40

回复 6# husthuige

最后改前端设计了

[求助] dc icc中如何dynamic break timing loop