数字电路如何利用PT生成需要的timing模型lib文件

hanxiong99 · 发表于 2014-2-25 16:55:14

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大侠，数字电路如何利用PrimeTime生成需要的timing模型.lib文件？
PrimeTime有没有生成.lib文件的功能？

cool_lovexia · 发表于 2014-2-25 17:04:08

extract_model -library_cell -format lib -output xxx

hanxiong99 · 发表于 2014-2-26 14:18:35

回复 2# cool_lovexia

谢谢！

david1121 · 发表于 2014-3-5 10:09:40

please check the extract_model command.
For the hdp design, we use it.

嗦螺蜜 · 发表于 2015-3-13 10:41:40

同问，设计一个IP，有spef，有网表，如何生成.lib?

icfbicfb · 发表于 2015-3-13 11:29:17

就是pt的sta flow啊，

read_verilog
source $sdc
read_parasitics
report_timing
extract_model 出 lib file

sujielei · 发表于 2015-3-13 21:30:12

extract_model for the block model

Horizon00 · 发表于 2015-9-2 10:56:49

有没有详细的说明？

icfbicfb · 发表于 2015-9-2 13:27:47

pt user guide里面有： modeling methodologies

Horizon00 · 发表于 2015-10-21 23:35:07

是可以的，好像可以提取模型

[求助] 数字电路如何利用PT生成需要的timing模型lib文件