HSpice子电路定义

NOT2MUCH · 发表于 2016-4-5 09:43:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，我最近在学习HSpice netlist的编写方法，碰到一个子电路定义的语句没有看懂，还请各位帮我解释一下。
子电路的编写如下：

.subckt NCH0 D G S B <para. value>
M1 D G S B NCH <para. value>
.ends NCH0

使用到的MOS模型文件如下：

.LIB MOS

.MODEL nch.1 NMOS(para. value)
.MODEL nch.2 NMOS(para. value)
.MODEL nch.3 NMOS(para. value)

.ENDL MOS

我的疑问是在自电路的定义中用到的NCH对应了LIB中哪个NMOS？nch.1, nch.2和nch.3之间的关系是什么？

david_reg · 发表于 2016-4-5 20:13:02

可能是分段模型, 一般会根据管子的尺寸范围自动选择对应的模型.

asdmnbvc · 发表于 2016-4-5 21:38:30

这是分段模型，网表中的模型名写“nch”就可以了，hspice会根据管子的宽和长自动匹配

NOT2MUCH · 发表于 2016-4-15 13:23:33

回复 2# david_reg 回复 3# asdmnbvc
谢谢两位的回复，我看了一下nch.1.2.3的定义，三个模型对w进行了分段，确实是如你们所说的那样。

狂想的旅程 · 发表于 2017-6-4 23:36:29

谢谢讲解

[求助] HSpice子电路定义

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1