在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bjdonkey

[讨论] 抗干扰设计中敏感电路的屏蔽

[复制链接]
发表于 2019-2-2 20:07:33 | 显示全部楼层
学习了
发表于 2020-7-14 09:16:13 | 显示全部楼层
太形象了,
发表于 2020-7-17 14:43:26 | 显示全部楼层
好帖,感谢4楼大佬
发表于 2020-7-18 09:15:43 来自手机 | 显示全部楼层
四楼厉害,还是想再问下十几中是有nwell接地的,那这样是不是在周围还需要ptap接地,防止LU,这样接可以吗
发表于 2020-8-17 13:52:16 | 显示全部楼层
大神解释的很形象,便于理解
发表于 2022-3-18 11:21:18 | 显示全部楼层
latch up风险会增加吗
发表于 2023-1-4 17:30:48 | 显示全部楼层


ygyg100 发表于 2014-2-12 18:15
回复 3# bjdonkey

     谈一下我的理解。


解释的特别形象具体,谢谢
发表于 2023-1-9 17:53:33 | 显示全部楼层


ygyg100 发表于 2014-2-12 18:15
回复 3# bjdonkey

     谈一下我的理解。


帅啊
发表于 2023-1-10 09:37:09 | 显示全部楼层


是说的差分对的电位,NW接的管子的S或者D的电位吗,这中中间电位我也不理解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 11:03 , Processed in 0.025163 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表