在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bjdonkey

[讨论] 抗干扰设计中敏感电路的屏蔽

[复制链接]
发表于 2017-10-24 19:50:28 | 显示全部楼层
4楼厉害,学习了
发表于 2017-10-25 10:57:29 | 显示全部楼层
学习了
发表于 2017-10-26 11:32:50 | 显示全部楼层
4l  威武霸气
发表于 2017-10-26 14:23:57 | 显示全部楼层
回复 4# ygyg100


   那Nwell接地 与 Pring 接地,岂不是一样的原理?相对而言,Pring应该能力更强吧?那为什么不直接用Pring?
发表于 2017-10-30 11:09:32 | 显示全部楼层
回复 4# ygyg100

顶你
发表于 2017-10-30 13:57:28 | 显示全部楼层
回复 40# 小小L


   您说的没错,我那样表述是有问题的。4楼只是一种宏观上理解的表述,相当于忽略了pn结零偏平衡时的内建电场。实际上我觉的,零偏时跟NW接高电位情况是相似的,只有当NW接某个负的小的电位的时候,才能认为是吸引和排斥电子的分界点。
发表于 2017-10-30 13:59:23 | 显示全部楼层
回复 44# 梅周峰008


   是的,基本上差不多,但是有个区别是,大多数情况下NW要深得多,相当于墙更高了,岂不是效果更好?
发表于 2019-2-2 11:08:06 | 显示全部楼层
回复 4# ygyg100


   学习了。
发表于 2019-2-2 17:24:24 | 显示全部楼层
感谢4楼大佬
发表于 2019-2-2 19:43:35 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:20 , Processed in 0.019681 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表