抗干扰设计中敏感电路的屏蔽

calear · 发表于 2014-3-13 11:14:45

太厉害了

zixi_2012 · 发表于 2014-3-17 10:17:50

学习了

sosofa · 发表于 2014-6-18 10:27:09

学习了

Rucas · 发表于 2014-6-18 14:29:51

牛人！！！

荣耀3C · 发表于 2014-6-18 14:40:59

讲得非常好，必须顶！！！

荣耀3C · 发表于 2014-6-18 14:58:26

回复 4# ygyg100

您讲Nwell的情况讲得非常好，能否再解释一下P衬底接高电位的情况

ygyg100 · 发表于 2014-6-19 09:29:47

回复 ygyg100

您讲Nwell的情况讲得非常好，能否再解释一下P衬底接高电位的情况
荣耀3C 发表于 2014-6-18 14:58

登录/注册后可看大图

P型衬底一般不可能接高电位，除非是隔离的衬底。不知道你想问什么？

荣耀3C · 发表于 2014-6-19 10:27:02

回复 27# ygyg100

为什么一般不接高电位，为什么在隔离的时候接高电位啊？？求解答，非常感谢

ygyg100 · 发表于 2014-6-19 10:44:41

回复 28# 荣耀3C

普通CMOS工艺中，P衬底是所有NMOS的body，只能接最低电位。如果可以实现隔离，那隔离的衬底可以接比地高的电位。建议你先仔细了解一下CMOS工艺和器件结构。

randysong · 发表于 2014-7-24 14:41:23

顶楼上

[讨论] 抗干扰设计中敏感电路的屏蔽