求助关于PLL带宽的问题

i0977454522 · 发表于 2015-1-6 11:35:13

所有的 Digital Cell 都需要用 P-GuardRing 在圍一圈(防止 Noise 干擾到 Analog Block)

何平 · 发表于 2015-1-6 15:10:53

顶一下

christ0426 · 发表于 2015-3-27 16:22:55

回复 1# lynn13579

我觉得你可以类比一个OP对正弦波信号的放大作用，OP接成闭环的BW是1M，如果信号是100M的话，那么输出肯定会被衰减的，
但是对于PLL来说，他处理的是频率，如果PLL BW是1M，而输入是不变的100M信号，那么输出不会衰减，但是如果输入频率是个变化的，且变化频率超过1M，那么输出就会衰减。简而言之就是：频率的频率大于1M，就会衰减，小于1M就不会衰减

windwithgone · 发表于 2015-3-28 07:40:13

回复 1# lynn13579

this is from ADI PLL Tutorial, since you got the file, there is a detailed description about what you said, good luck!

chiplife · 发表于 2015-11-1 16:31:13

pll不是这么用的吧

surezj · 发表于 2019-5-17 09:50:12

mark了

a056433j · 发表于 2019-5-30 17:37:34

学习了

gaki99 · 发表于 2021-1-18 19:17:57

谢谢楼主提醒

帅气的左叔 · 发表于 2021-8-19 14:36:22

感谢楼主，解决了我同样的困惑。

[求助] 求助关于PLL带宽的问题

站长推荐 /2