关于self-protected

ygyg100

对于功率管，比如一个面积很大的N型LDMOS，D端是一个IO，那么通常这个IO不需要额外的ESD保护电路或器件，LDMOS本身就能起到保护作用。
这个本身起保护作用怎么理解？如果我在这个IO和另一个低压IO之间打ESD，这个电流怎么泄放？电流通路在哪儿？

实在不能理解，还望大大们解惑一下。

fuyibin

snapback

ygyg100

回复 2# fuyibin


   snapback发生在哪里啊？如果发生snapback，也是先与衬底通了吧？功率管的情况有很多种，比如IO那端和衬底有可能只隔了一个PN结，也有可能隔了2个甚至3个PN结，那这些情况下snapback都怎么发生的？不明白。

fuyibin

你可以看看foundry的标准IO，都是直接靠输出MOS的drain端doide雪崩击穿，trigger substrate npn discharge ESD current

ygyg100

我看了foundry的manual，没有提到是怎么discharge的，只是说可以self-protected。如果是D端PN结雪崩，那怎么会发生snapback？没有NPN的结构啊，只是一个简单的击穿而已。是不是当管子面积很大的时候，仅靠击穿就可以扛得住ESD？因为面积大，散热不成问题，不会发生热损坏？

lucia_wan

除了面积大之外，与ESD的主电源和地之间也必须要有snapback通路，否则功率管也是不安全的。

vincentren

把破面图画出来才好讨论呢，LDMOS应该会形成snapback。复制去Google翻译翻译结果

lisazhao

pin to pin打是通过电源地泄放的，power管一般也要按照ESD rule 来画，BJT是寄生器件，是S/D和SUB寄生出来的，然后通过SUB与电源地建立联系。

phase2000

NPN three port:
emitter : Drain Port
Baser: Substrate P
colletor: Substrate pickup port or transistor source port

ygyg100

回复 8# lisazhao


   snapback是通过寄生npn发生的，这我明白，如果在LDMOS的D和S之间打ESD，可以发生snapback或者是通过类似于CGNMOS的原理防护。我不理解的是，在LDMOS的D或S端对其他IO（比如低压IO）打正的ESD时，这个电流是怎么泄放的，这时候，D或S端与衬底先要击穿，然后才能通过衬底到达另一个IO，这样的话，实际上没有snapback发生的条件啊。