马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
assign EN_MUL=(~EN_mod_fsm)?EN_mul:EN_mod;
assign S_1=(~EN_mod_fsm)?S_1_mul:S_1_mod;
assign S_2=(~EN_mod_fsm)?S_2_mul:S_2_mod;
assign S_3=(~EN_mod_fsm)?S_3_mul:S_3_mod;
assign SE_MUL=(~EN_mod_fsm)?SE_mul:SE_mod;
assign Soc=(~EN_mod_fsm)?Soc_mul:Soc_mod;
assign B_H=(~EN_mod_fsm)?B_H_mul:B_H_mod;
square256 u1(Q_squ,Qc,CLK,RST,EN_squ,en_squ,SE_squ,S_C1_squ,Qc_d_squ,FSM_point_reg_1);
mul256 u2(Q_mul,CLK,RST,EN_MUL,SE_MUL,S_1,S_2,S_3,Soc,cp,Pb,DIV2_v,B_H,DIV1_x1[255:0],DIV1_x2[255:0],DIV2_x1[255:0],DIV2_x2[255:0]);
FSM_point u3( CLK,RST,IN_EN,XOR_EN,Px,Py,k,OUT_stop,OUT_stop_XOR,EN_mod_fsm,
FSM_point_Qx,FSM_point_Qy,FSM_point_reg_Px,FSM_point_reg_Py,
FSM_point_reg_1,DIV1_x1,DIV1_x2,DIV2_x1,DIV2_x2,DIV2_v,
STOP_mul,EN_mod,S_1_mod,S_2_mod,S_3_mod,SE_mod,Soc_mod,B_H_mod,
Q_mul,STOP_mod,EN_mul,S_1_mul,S_2_mul,S_3_mul,SE_mul,Soc_mul,B_H_mul,
S_C1_squ,Qc_d_squ,SE_squ,EN_squ,en_squ,STOP_squ,Q_squ,Qc);
以上为代码,但是在DC的时候,assign 左边的信号都被综合成三态的了,不知道为什么 |