仿真值和流片值的差异会有多少

hszgl · 发表于 2013-11-15 14:27:09

方法无非就是多打孔，加粗线，甚至2~3层走线。接触孔和线阻的数据在工pcm艺文件里都可以找到。max 和 min的数据一般都是靠谱的，用这个数值大致估算下就行了。做工程没必要再这个细节方面抠那么死。那是中科院干的事情。

silverpuma · 发表于 2013-11-15 15:52:08

回复 11# hszgl

恩，明白了。那根据你的经验来说，CMOS 5V工艺的PMOS管的导通电阻最小可以做到多少？

xjf20072608 · 发表于 2013-11-15 17:15:17

回复 7# silverpuma

楼主说的应该是没有电感的boost加LDO吧

hszgl · 发表于 2013-11-18 09:27:12

回复 hszgl

恩，明白了。那根据你的经验来说，CMOS 5V工艺的PMOS管的导通电阻最小可以做到多少？ ...
silverpuma 发表于 2013-11-15 15:52

登录/注册后可看大图

没考虑过这个问题，sorry。。

icucu · 发表于 2013-11-19 22:35:02

回复 1# silverpuma

楼主还在为这个问题纠结吗？这个跟工艺和版图关系比较大，特别是金属的厚度，要做到120毫欧以下其实很容易，这还是算上打线电阻的情况；我们有产品做到60毫欧左右。

silverpuma · 发表于 2013-11-20 09:15:49

回复 16# 中国

恩。我是在想有没有什么比较可行的仿真来验证这个问题呢？还是只能靠估算或者测试？

silverpuma · 发表于 2013-11-20 09:38:01

回复 15# icucu

恩，你这样说的话，我心里就有底了，至少是可以做出来的。
最讨厌别人说这个做不出来，那个不能做，自己又不去找原因，还不让别人去尝试。
金属线厚度增加，相当于增加截面积，所以线电阻就会小一些。
那你能不能说一下你用的多大的工艺，金属厚度是多少，可以给我参考一下。
先谢谢了。

hszgl · 发表于 2013-11-20 11:50:36

回复 15# icucu

你这么说来是整条回路上的总电阻了。话说是用顶层厚铝工艺的么？

xievic · 发表于 2013-11-20 13:20:29

回复 1# silverpuma

不知道你版图处理的怎么样，保守估计应该在60毫欧，如果版图处理不好的话100以上也是正常的。主要的电阻就是寄生的那些。

silverpuma · 发表于 2013-11-20 15:05:17

回复 20# xievic

版图画法见图片。顶层用的是加厚的铝线，不知道这样布线是否合理？

[求助] 仿真值和流片值的差异会有多少

站长推荐 /2