pipeline ADC设计中 相关问题

菜鸟RFIC

回复 19# tsmc40


  确实，我采用的是电源电压1.8V o.18um工艺，所以在SHA中OTA的设计采用的gain-boosting folded cascode OTA.

菜鸟RFIC

回复 13# tsmc40


   在1.5bit/stage中 MDAC中包含两个采样电容，如何让确定这两个电容呢？因为这个两个电容在SHA保持相时与SHA相连，相当于SHA中OTA的负载电容，如果那两个采样电容估计过大就会增加OTA的设计难度！

tsmc40

回复 22# 菜鸟RFIC


   1. 非线性。我目前知道的方法：A.提ota增益，从而减小非线性部分的比重； B。减小ota输出摆幅，但是摆幅小了，噪声性能又不行了；
2.采样电容，主要还是看‘kT/C’和‘对等0.5LSB（或更小）的量化噪声’的大小关系（注意单位换算），如果你发现为了达到你的精度，算出来的C大于4-6pF基本就很难做了，越小越好做。所以我们很希望提高摆幅。国内好多硕士论文都有详细推导。

最后得到的结论：要高精度，就要ota增益大，摆幅大（但又不能失级，所以用1.5b这种结构做digital correction），电容大。这样不是不能做，代价是1.随电容增大，功耗急剧增加；2.与速度指标矛盾极大：为了提增益往往用gainboost，但是让零极点分布非常复杂，瞬态建立比一般放大器难做；电容大（不论是cc还是cl），严重影响带宽。反正就是折中，或者用数字校准技术

VIERICMK87

回复 11# 菜鸟RFIC


   SHA是单位反馈，而MDAC1（1.5bit）反馈系数为1/2，如果消除反馈系数的影响，MDAC1是不是应该等效到6db带宽，6DB带宽处MDAC1的PM更容易达到要求。如果单纯的比较GBW大小，MDAC1由于反馈系数的存在，GBW自然高些。不过考虑scaling down，功耗应该和SHA差不多大，个人理解。

VIERICMK87

回复 12# 菜鸟RFIC


   为什么不能用相同OTA，只要稍微改改参数就可以了吧

菜鸟RFIC

回复 23# tsmc40


  在上面的讨论中，这句话 ‘kT/C’和‘对等0.5LSB（或更小）的量化噪声’ 什么意思？计算采样电容会根据热噪声KT/C<<量化噪声（LSB的平方/12）.

fuyibin

回复  tsmc40


  在上面的讨论中，这句话 ‘kT/C’和‘对等0.5LSB（或更小）的量化噪声’ 什么意思？计 ...
菜鸟RFIC 发表于 2013-11-5 18:21

                               
登录/注册后可看大图

KT/C只是几个基准参考值，实际中不可能按照KT/C计算出来的做
如按照KT/C， 10bit只需要50fF

居里先生

回复 18# tsmc40


    确切的保证SHA到几位的。没有方法衡量吧。但是至少要10bit以后吧。如果SHA settle的精度都没有到10bit。那再拿这个本身没有settle到10bit的信号去量化到10bit是不可能的。SHA要保证的精度范围我之前做的是比MDAC多一位余量，具体可以等你SHA做完后先仿真一下它settlt后的SNR，最好是后仿。这样应该会好点

tsmc40

回复 28# 居里先生


   呵呵，我的意思只是说SHA没有量化噪声，所以频谱里面只能看到谐波成为了噪底（假设不仿真瞬态噪声），建立不好造成的性能下降也会在SFDR中反应出来，所以只要SHA的SFDR不成为整个ADC的短板就行了。然后热噪声另说。

tsmc40

回复 26# 菜鸟RFIC


   还是从SNDR的定义出发。分子就是信号功率；分母有几个主要部分：量化噪声功率（Δ^2/12），采样积分噪声功率（2kT/Cs），运放积分噪声功率（2kT/Cc-8kT/Cc不等，和运放结构有关，这里用Cc是假设有频率补偿），然后就是谐波失真功率Pd。分母的后3部分最终要去和量化噪声功率比，理想情况当然是只有量化噪声，如果你能把后3个噪声抑制到很小，自然就接近理想值咯