在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2151|回复: 2

[求助] 分了power domain的顶层,CTS插clock buffer 问题

[复制链接]
发表于 2013-9-28 17:22:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,
      现在有一个项目,是分了power domain的, timing和drv的优化,都没有导致多插isolator
      但是到了clock tree阶段,因为新增加的clock buffer确实跨domain了(但是后来追了下路径,发现根本没必要跨domain, 头尾都在一个domain里, 穿出去又回来了 ),所以导致encounter多插了两个isolator。
       这种现象很是奇怪,不知道大家遇到过没?
       有什么好方法解决呢?
      谢谢
发表于 2013-9-28 22:28:11 | 显示全部楼层
preserved module
 楼主| 发表于 2013-9-29 13:48:35 | 显示全部楼层
谢谢楼上的回复,你的意思是在CTS SPEC里定义
dontAddNewPortModule
+ ..........?
这个我一直是这样定义的,但是还是加了ISO
奇怪的是我现在把这个定义去掉了,工具反而不加了。
这就使我有点不淡定了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 05:04 , Processed in 0.018885 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表