[已解决]Encounter ERROR:Global net VDD not found.

prototyping · 发表于 2013-9-24 11:20:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 prototyping 于 2013-9-24 14:51 编辑

Encounter ERROR:Global net VDD not found.如何解决呢？我在verilog的netlist文件里面例化了VDD和VSS的pad和wire，例化如下：wire VSS,VDD;
PLVDDC VDD_CORE_PAD();
PLVDDH VDD_IO_PAD();
PLVSSC VDD_CORE_PAD();
PLVSSH VSS_IO_PAD();
在Design Browser中的Nets中也能看到VDD和VSS；这是什么问题呢？

toad · 发表于 2013-9-24 13:18:22

import design 指定电源地信号

prototyping · 发表于 2013-9-24 14:39:05

回复 2# toad

如何指定的呢？我没找到呢

prototyping · 发表于 2013-9-24 14:50:51

回复 2# toad

恩找到了谢谢

账号		自动登录	找回密码
密码			注册

[求助] [已解决]Encounter ERROR:Global net VDD not found.

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1