在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

!loginextratip!

!loginextratip!

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wind_vip

[资料] SystemVerilog验证 测试平台编写指南.zip

[复制链接]
发表于 2017-8-7 11:00:17 | 显示全部楼层
谢谢分享
发表于 2017-8-7 22:23:51 | 显示全部楼层
谢谢楼主分享
发表于 2017-9-6 22:42:59 | 显示全部楼层
资料不错谢谢很好啊
发表于 2017-9-14 15:09:50 | 显示全部楼层
多谢分享!
发表于 2017-9-14 21:53:53 | 显示全部楼层
不错啊 找到了
发表于 2017-9-24 12:58:10 | 显示全部楼层
感谢楼主分享
发表于 2017-9-30 14:33:26 | 显示全部楼层
谢谢分享
发表于 2017-10-11 19:41:07 | 显示全部楼层
可以看看
发表于 2017-11-4 14:20:34 | 显示全部楼层
回复 1# wind_vip


   ding!!
发表于 2017-11-17 10:01:06 | 显示全部楼层
不错的资料,下载来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 20:28 , Processed in 0.092479 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表