在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2681|回复: 6

[求助] wave 仿真

[复制链接]
发表于 2013-9-9 19:54:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Q: Given the following snipet of Verilog code,
draw out the waveforms for clk and a
always @(clk) begin
a = 0;
#5 a = 1;
end
clk周期为20
看答案说a一直为0,但搞不懂,请赐教。。。
发表于 2013-9-10 11:09:26 | 显示全部楼层
你这样的写法是以clk变化为触发条件,每一次触发a=0, 后面一句是不会执行的, 所以就一直是0了。 还有就是你这样的语法是有问题的。
发表于 2013-9-10 12:43:36 | 显示全部楼层
我怎么觉得半个时钟周期会有5个time unit的high呢?仿真结果也一直是0的吗?
 楼主| 发表于 2013-9-10 16:42:37 | 显示全部楼层
回复 2# 教父


    谢谢你的回复,我想再请教下,为什么后面就不执行了呢?
 楼主| 发表于 2013-9-10 16:43:54 | 显示全部楼层
回复 3# bright888


    我赞同你的说法,我仿真结果不是一直为0。。。
发表于 2013-9-10 17:13:11 | 显示全部楼层
这是testbench
发表于 2013-9-10 21:04:18 | 显示全部楼层
回复 5# chunjiahua
那不就行了,如果仿真结果跟你预期的一致就说明你的分析没错啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 22:52 , Processed in 0.018906 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表