高精度(20位以上)sigma delta modulator的谐波失真

qiaoxiaodao

     1：单环高阶1位 sigma deltamodulator 的谐波失真原因：1、运放的非线性(增益非线性、有限压摆率)；2、电容的失配；3、1位量化器带入的固有非线等。对于量化器引入的非线性有什么好的办法来减小或是消除

     2： 对于精度达到20位以上的高精度测量用sigmadelta modulator而言，假定输入信号频率为Fin，那奎斯特带宽为Fb，是否要满足Fin*3>Fb。也即说三次谐波未进入带内才能达到精度的要求呢
     3 对于如下图所示的CIFF结构而言，箭头所示b4前馈通路存在与否，对调制器的实际影响有多大(NTF是一样的，STF稍有区别)?工程上偏向于用哪种结构？

前馈结构

bananawolf

1. 使用多比特量化器，20bit以上都是高osr，dac上用类似dwa的方法消除dac非线性。
2. 测试时输入信号低频高频都要测，输入低频主要是看thd，高频是看采样电路等等。
3. 工程上面都可以用，b4主要是把信号直接送到量化器，理想情况下信号不进入loop filter，缓解那些opamp的线性度要求。loop filter内部输出摆幅大大减小，运放可以用telescopic，省点电流。但是加入b4有个时序问题。图上有a1，a2，这两条路径是不是引入时序问题，要推导才知道。

longqingshan

回复 1# qiaoxiaodao


    单bit sdm 不存在电容失配导致的THD问题，只是会引入中心点的偏移。

    前馈不会改变信噪比，但就像上面那位说的，前馈可以使信号直接输出，减小了中间各级的摆幅，积分器运放设计要求降低。
    合理的设置前馈通路甚至可以减小所需电容面积，尤其是第一级积分电容可减很多。

qiaoxiaodao

回复 2# bananawolf
     1 在高精度(20bit)、低速度应用（如电子秤）中，OSR很高，采用多位量化优势不大，且DWA需额外电路，实现起来不简单。那么不采用多位量化，而是一位量化器结构的话，在电路层面采用如chopper之类的方式能否减小这种非线性呢？个人感觉这种THD对SNDR影响严重。
     2 为什么引入b4通路存在了时序问题？从传递函数当然两种结构的时序确实是有区别的。

qiaoxiaodao

回复 3# longqingshan

那岂不是用包含前馈通路的结构比不用前馈结构有优势，个人目前还未流片，木有经验

MOSBJT

一起探讨下:
     1 量化器的线性模型只对多为量化器输入随机信号时有实际意义，对于输入信号为dc，采样频率的基波、幅度做规则变化、一位量化，线性模型将带入很大误差。1位量化器的量化噪声e并非白噪声，e随输入幅度变化的非线性将产生idle tone，即产生分布在fs/N各次谐波上的量化噪声(集中于信号频率和奇次谐波)。通过提高调制器的阶数可以减轻这种影响(相当于加入伪随机信号抑制了idle tone)，但很难消除。
     2 含有b4通路的话，环路滤波器无信号输入，大大减轻了对运放设计的要求。两者时序的话：可看出比较器的工作时序不同。
     3 为了达到20bit，甚至24bit的精度，主要是通过提高osr(如1024)，同时调制器的带宽很小，其噪底也就很小。

feilongf91

回复 6# MOSBJT

这个问题也困扰了很久，我用的是三阶调制器单比特量化，仿真不算三次谐波的话可以达到20+bit的精度，这三次谐波差不多到-120db左右，试了很多方法也消不掉。你第一点所言的这种谐波很难消除，如果存在着，实际会对dc量测有什么影响？是否可以不去管它。第三点说调制器带宽调低，请问调制器带宽调到多少合适

还有楼主说的，限制输入信号频率要大于1/3的带宽，对于dc量测用的话，这样的限制岂不是没有意义？

qiaoxiaodao

回复 6# MOSBJT

奇次谐波很大，若是置于基带内信噪比约为106dB，若是置于带外信噪比可以达到134dB。
按说，前馈结构与反馈结构相比，谐波应该要小些，但结果不尽如意。看了不少paper，发现
其测试用的信号都比较理想，将3次谐波置于带外。是否加dither可以改善这种固有非线性。

qiaoxiaodao

回复 7# feilongf91
我也不太清楚，毕竟是没有经验，也不知道像ADI等是如何做的，不过总有一个适用的带宽才能做到相应的性能。

bartuc

理论上dither应该可以解决，有经验的给大家解解惑。