关于bandgap中运放共模问题

pfyao · 发表于 2013-9-3 14:45:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

由于电源从1.8-3.6V
运放采用的是折叠式n输入的运放（p输入低电源电压不满足输入共模），但是n输入的话需要将双极PNP的发射极抬高至共模，所以就在两个pnp的发射机都垫了一个电阻。
加入启动电路，仿真出来发现运放输入都为高（电源电压附近），输出也在电源附近，pnp的点流都很大，有没有人知道这是怎么回事？此结构存在三个简并点么？

china8894 · 发表于 2013-9-3 14:52:17

回复 1# pfyao

如何仿简并点？

szhang1979 · 发表于 2013-9-3 16:19:52

电路图贴出来啊

lynker · 发表于 2013-9-3 23:01:02

对于N输入运放来说，要避免共模输入过高的状态，过高的话输入差分对将会进入线型区导致增益下降，失去闭环钳位能力。
基准中有两个反馈环路，在正反馈环路的运放输入端口处加一个限压电路试试看。
每引进一个解决方法，都会引进一些附加问题。如果能用P输入运放尽量使用P输入运放。

pfyao · 发表于 2013-9-4 22:34:24

回复 4# lynker 谢谢你的分析，昨天是我把运放输入极性接反了，现已调好。
1.8的电源电压下。若用p管输入的话，双极晶体管Vbe消耗约0.7，输入p管-Vgs 0.9，尾电流源Vds -0.2，特殊corner下，这些值稍变化，电源电压就会太低。所以我还是采用了n管输入的运放。

pfyao · 发表于 2013-9-4 22:34:30

回复 4# lynker 谢谢你的分析，昨天是我把运放输入极性接反了，现已调好。
1.8的电源电压下。若用p管输入的话，双极晶体管Vbe消耗约0.7，输入p管-Vgs 0.9，尾电流源Vds -0.2，特殊corner下，这些值稍变化，电源电压就会太低。所以我还是采用了n管输入的运放。

china8894 · 发表于 2013-9-6 19:24:45

为什么不用耗尽型管子呢？

[求助] 关于bandgap中运放共模问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1