在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3527|回复: 3

[求助] 关于STRATIX IV 中的PLL输出多个时钟的问题

[复制链接]
发表于 2013-8-10 16:40:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想用STRATIX IV 中的PLL IP核生成多个时钟,却发现时钟的输出有问题,很不稳定。不知道什么原因。我的设计如下:inclk为200M。输出时钟:clk0为20M,clk1为40M,clk2为40M,cl3为50M,clk4为80M,clk5为100M,clk6为25M。请问这样的设计是否有问题,如果有的话,请大家帮忙指出来。谢谢!!!
发表于 2013-8-10 17:46:01 | 显示全部楼层
Lock住了吗?把带宽改为“低”试试
发表于 2013-8-10 21:28:31 | 显示全部楼层
之前有个大神告诉我说一个片子里最好不要设置过多的时钟,会出现混乱的状况,如果同时想使用多处的不同步指令最好使用的是最高频率进行分频得到使能位来控制其他进程。
 楼主| 发表于 2014-2-14 15:55:44 | 显示全部楼层
问题已经解决了,我用的FPGA中引入了一个时钟,这个时钟影响到了PLL工作,所以以后再管脚引入其他的时钟时,一定要将该时钟做全局时钟处理。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:10 , Processed in 0.019226 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表