在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6577|回复: 12

[求助] 有没有谁能提供一个LDO电路图,要求带1nF-10nF输出电容

[复制链接]
发表于 2013-8-7 17:21:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,负载电容在1-10nF之间,功耗不太离谱就行,当然速度越快越好。。。求助啊
发表于 2013-8-7 17:54:20 | 显示全部楼层
一般结构就可以啊,你搞什么呢?你最好给下具体指标。
 楼主| 发表于 2013-8-7 18:08:56 | 显示全部楼层
回复 2# jiang_shuguo
不搞什么,给一大片数字电路供电,估计负载电容有nF级别了,一般结构是指什么?我看的文献中带的电容有大的,就是uF级别的,小的就是100p级别的,就是没看过带几个nF的,我没时间尝试某个结构可不可行,我想确定某个结构一定可行,时间问题,没啥指标,输出1.8V,过冲最小到的1.5V,最大2.1V左右,数字电路的时钟比较快,100+MHZ ,所以我希望速度快点,带50mA的电流
发表于 2013-8-8 09:11:20 | 显示全部楼层
回复 3# 蓝翔


    我没有做过这种系统内的LDO,但可以给你构建参考,误差放大器就用最基本的5管结构,有必要的话可能还要一个analog level shift保证一个共模电平。第二级采用buffer可以用sourse follower,diode mirror或者一般buffer结构(因为是50mA负载,功率管较大其保证主极点在输出的情况,若主极点在内部,视情况确定是否用buffer及结构),最后的功率管可用nmos,pmos但两者系统构建会差别挺大,nmos速度块,但dropout大,主极点往往在内部,因为LDO输出阻抗很低。而且nmos,pmos两种结构主极点位置会不同,这就可能使你LDO重新构建。
发表于 2013-8-8 09:50:31 | 显示全部楼层
还有你是需要从几伏转换到几伏啊?
5->3.3
和3.3->1.2或者1.8 有点区别
发表于 2013-8-10 01:51:34 | 显示全部楼层
你这个也太懒了吧,直接让别人给你做。论文到处都是。随便扒一个下来,仿真看看就行了。
发表于 2013-8-11 08:26:44 | 显示全部楼层
有電路架構只能參考
還是要靠自己從中體會
发表于 2013-8-12 11:21:23 | 显示全部楼层
回复 6# luckyhuihui666


    论文中的并不可靠
发表于 2013-8-12 13:56:05 | 显示全部楼层
没抓住重点,最小工作电压和Vdropout是多少?静态功耗是多少?这个决定了基本架构,此外就是你的工艺,估计在1nF~10nF的范围内,可能会发生极点交换,需要应用动态零极点补偿
发表于 2013-8-12 14:08:18 | 显示全部楼层
回复 9# dscd1900


    你说的这些一般IP都没有要求的,适当即可。他这个不是做产品。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:16 , Processed in 0.025883 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表