在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4328|回复: 10

[求助] 分频时钟 时序分析

[复制链接]
发表于 2013-8-6 19:05:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
前辈:
    2013-08-06_180519.png 2013-08-06_180611.png    
     clk_32是clk_32k的1024分频,clk_64是clk_32k的512的分频。在做保持时间分析时,感觉clk_64的时序分析没问题,但是clk_32的时序分析clk_32K(rise_edge)应该和clk_32(rise_edge)一样。为什么会出现如左图这样的情况?
发表于 2013-8-6 21:04:29 | 显示全部楼层
clock period expand 了吧 看看有没有PTE-016 的warning
发表于 2013-8-6 22:12:30 | 显示全部楼层
这个我没有遇到过,还真帮不了你~~~
 楼主| 发表于 2013-8-7 10:26:33 | 显示全部楼层
回复 2# william_liwei



    没有PTE-16的warning,而且还有奇怪的地方
    1.频率比clk_64大的路径没有问题;比clk_32小的,报告相似的路径时显示:path is unconstrained。
    2.改变clk_32k的频率到某些值时,左边图示中的路径会正常。
 楼主| 发表于 2013-8-7 11:07:26 | 显示全部楼层
时钟约束时会不会有最大周期或者分频数的限制?
 楼主| 发表于 2013-8-7 11:22:20 | 显示全部楼层
补充下clock的定义
2013-08-07_112701.png
 楼主| 发表于 2013-8-8 10:57:17 | 显示全部楼层
2L  正解     谢谢
 楼主| 发表于 2013-8-8 14:41:19 | 显示全部楼层
PTE-052
发表于 2014-9-25 20:09:10 | 显示全部楼层
学习了~~~~
发表于 2014-9-29 17:33:48 | 显示全部楼层
看一下小数点后面的位数和值
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 07:39 , Processed in 0.023278 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表