在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhentizhi

自己写的64位乘法和加法器verilog原代码!给大家一个参考吧

[复制链接]
发表于 2009-4-2 00:06:51 | 显示全部楼层
谢谢楼主了~~~~
发表于 2009-4-2 11:38:18 | 显示全部楼层
Ding!
发表于 2009-4-2 15:44:17 | 显示全部楼层
资料是好东西,顶
发表于 2009-4-2 16:22:01 | 显示全部楼层
It sounds low power. Good.
发表于 2009-4-28 20:39:24 | 显示全部楼层
不知效率如何?和并行加法器相比有优势吗?有人做过三端32位加法器吗?
发表于 2009-4-28 21:31:07 | 显示全部楼层
Thanks  a lot !!!!!!!!!!!!!!!!!!!!!!
发表于 2009-5-29 20:42:43 | 显示全部楼层

正好需要

谢谢楼主!
发表于 2009-6-2 10:26:28 | 显示全部楼层
谢谢楼主 楼主辛苦了
发表于 2009-6-2 12:57:05 | 显示全部楼层
下載來看看,學習一下。
发表于 2009-6-4 19:47:38 | 显示全部楼层
64位?位数挺高嘛
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 23:34 , Processed in 0.021310 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表