在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1823|回复: 2

[求助] 大神求教育关于,ddr3位宽的问题

[复制链接]
发表于 2013-7-24 14:50:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在调ddr3控制器,用户端数据入口app_wdf_data[511:0],ddr3接口数据的位宽为ddr3_dq[63:0],因此每次读写地址都连续增加8,但是FPGA外接的ddr3是MT41J64M16芯片,他的位宽是[15:0],一共用了四块这样的芯片。以写为例子,我每次都指定了起始地址,即指定了每次起始的bank,row,column地址,因此很纳闷512位的用户数据,怎样分成了8个64位,写进16位位宽的ddr3里面?
发表于 2013-7-24 16:41:49 | 显示全部楼层
好东西 看看
发表于 2014-2-13 11:19:05 | 显示全部楼层
我也有这方面的疑问,考虑是不是512bit分成8个64bit数据,然后8个64bit数据分别写入8个连续的地址呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 16:04 , Processed in 0.030258 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表