设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 这句 verilog语句是什么意思
12
返回列表 发新帖
楼主: wide_road

[原创] 这句 verilog语句是什么意思

[复制链接]
一潭清水
发表于 2013-7-21 08:45:06 | 显示全部楼层
哦哦，了解了
回复 支持 反对

举报

xiexiaolong
发表于 2013-7-22 20:57:17 | 显示全部楼层
组合逻辑中多所有的信号都列入敏感列表
回复 支持 反对

举报

西风醉雨
发表于 2013-7-22 21:44:39 | 显示全部楼层
这个可是VERILOG中很基本的语句呀~~~
回复 支持 反对

举报

dongdongic
发表于 2013-7-23 12:44:25 | 显示全部楼层
同意二楼楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

中科张宇
发表于 2013-7-23 14:38:05 | 显示全部楼层
我经常用，就相当于把该always块组合逻辑敏感列表都包括，防止了自己找遗漏或多余
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xjwedh
发表于 2013-7-24 21:55:12 | 显示全部楼层
就是没有寄存器的组合逻辑
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:17 , Processed in 0.017680 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表