设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › verilogA model for PLL

1 ... 3 4 5 6 7 8910 11 12 / 12 页下一页

发新帖

楼主: peterlin2010

[资料] verilogA model for PLL

发表于 2018-12-17 11:13:41 | 显示全部楼层

thank you I need it!!

回复支持反对

发表于 2019-1-2 22:43:33 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-1-3 12:45:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-1-29 14:33:53 | 显示全部楼层

谢谢~~

回复支持反对

发表于 2019-2-28 13:49:18 | 显示全部楼层

很有参考价值，谢谢楼主！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-2-28 13:51:23 | 显示全部楼层

学习一下！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-3-16 16:48:51 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-6-8 14:56:02 | 显示全部楼层

Thanks！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-6-10 09:12:25 | 显示全部楼层

很不错哦！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-6-18 19:26:32 | 显示全部楼层

看看，感谢分享

回复支持反对

1 ... 3 4 5 6 7 8910 11 12 / 12 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-11 05:56 , Processed in 0.020424 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表