请教下DAC的DNL, INL仿真问题

stormknight · 发表于 2008-3-6 20:28:10

我觉得电路级的INL和DNL仿真不可行，时间实在是太长了

microuser · 发表于 2008-3-6 21:44:58

仿真就是太慢了，只能仿真SNR看看了！！
期待好的方法！！

xuyun28 · 发表于 2008-5-12 16:07:54

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

lisab · 发表于 2008-5-12 16:49:49

很想知道！！！

guo2008 · 发表于 2008-5-13 05:53:59

如果用Cadence Spectre 做模拟的话，可以写一个简单的veriloga模块。veriloga 模块可以在spectre里直接引用。用这个模块控制DAC的数字端，同时用这个模块输出一个理想DAC的输出电压。在veriloga模块里用一个timer函数。每隔一定时间改变一下输出控制，及理想DAC输出电压。
做一个瞬态（tran）仿真。
读出DAC的输出电压和理想输出电压。做一些简单的运算就可以得到DNL，INL了。

hdqkwr · 发表于 2008-5-14 12:01:22

恰好没spectre的model,hspice怎么仿呢?

brian_hwang · 发表于 2008-5-14 13:15:49

提示: 作者被禁止或删除内容自动屏蔽

timemill · 发表于 2008-5-18 09:25:33

16楼正解。 spectre 就用veriloga， hspice就用perl，既然是仿真就没有必要用统计方法蛮干啦，可以直接sim精确的threshold呀。用一个简单的收敛算法，从预测的threshold开始，到实际的treshold结束，有个3，4步精度就足够啦，10bit case 最多 4×1024 run 就找到全部threshold啦.

xuyun28 · 发表于 2008-6-25 17:38:00

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

blueinfish · 发表于 2008-11-24 15:34:14

顶16楼

brian_hwang brian_hwang 当前离线积分 145 头像被屏蔽	发表于 2008-5-14 13:15:49 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
brian_hwang brian_hwang 当前离线积分 145 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

请教下DAC的DNL, INL仿真问题

站长推荐 /1